執行目標與成果

│ 分項1 通用量子電腦硬體技術：邁向高擴充性量子處理器之 CMOS 整合鍺量子位元關鍵技術

• 計畫簡介

開發CMOS整合高保真量子位元邏輯閘。第一階段: 鍺量子位元之核心元件(如鍺:量子點陣列與電荷感測元件單電子電晶體)以及操控/讀取電路模組等技術開發；第二階段致力於量子計算之次系統量子位元與周邊的操控、讀取以及定址電路之整合。以已開發CMOS製程製作的鍺量子點成長技術為本，製作可調變量子點直徑之鍺量子點陣列，進一步製作量子點量子位元以及電荷感測元件。設計可以對接之低溫金氧半電路以及射頻操控/讀取電路，進行量子位元的狀態疊加、糾纏。研究主題包含: (一)、量子點以及量子位元基礎電子能結構以及傳輸行為模擬計算 、(二)、量子位元元件製作、(三)量子位元元件晶圓級測量、(四)低溫CMOS與射頻操控/讀取電路介面設計、(五)輔助電路(定址與溫度監控)、與(六)量子位元、感測元件以及操控電路、讀取電路之整合。

本計畫之技術願景以及目標(左圖);本計畫已展示之鍺雙量子點/矽耦和位障/自我對準電極之初步成果(右圖)。

• 團隊成員

計畫總主持人

•李佩雯教授/國立陽明交通大學電子研究所  詳細資訊(個人網頁)

共同主持人

張懋中教授/國立陽明交通大學電子研究所   詳細資訊(個人網頁)

•郭建男教授/國立陽明交通大學電子研究所  詳細資訊(個人網頁)

•唐英瓚教授/國立中央大學電機工程學系  詳細資訊(個人網頁)